Vai al contenuto

[RISOLTO] Ci siamo il microkernel anche per INTEL (era ora)


Guest frallog

Messaggi Raccomandati:

Il punto è: questa tecnologia a cosa serve davvero? Ad avere due sistemi contemporanemante attivi. Ora, dal mio punto di vista, ciò è inutile perchè le risorse che posso applicare su un sistema saranno cmq minori con conseguente spreco inutile di risorse. Faccio un esempio pratico: mantenere i due sistemi accesi comporterà comunque uno spreco x e y di risorse; se io sul sitema x devo far girare un'applicazione pesante che mi occuperebbe le rimanenti risorse non ce la faccio poichè le risorse che occupa y non mi permette di far ciò. Per cui io la vedo come una tecnologia votata a fare upgrade più frequenti.

Questo discorso si amplia su sistemi server, poichè a volte indicizziano database grossi GB e GB, infatti si tende ad avere un sistema minimale per poter sfruttare tutto il rimanente per velocizzare la ricerca entro database.

ciao!!

Equipment: Nikon D700 | 20 g2.8 AF-D | 35 f2 AF-D | 50 f1.8 AF-D | 60 f2.8 Micro AF-S | 85 f1.8 AF-D | 70-300 f4-5.6 AF-S | SB400 | SB600 | Nikon D50 | 18-70 f3.5-4.5 AF-S |

Link al commento
Condividi su altri Social

  • Risposte 45
  • Creato
  • Ultima Risposta

I più attivi nella discussione

I più attivi nella discussione

Aggiungo a quello detto da Artemis su Intel che pensassero a sviluppare meglio il Pentium-M (l'unica CPU davvero azzeccata prodotta da Intel in questi ultimi anni) e incoraggiare i produttori ad utilizzare tale CPU anche sui Desktop che oramai hanno raggiunto consumi energetici quasi insopportabili

Link al commento
Condividi su altri Social

Aggiungo a quello detto da Artemis su Intel che pensassero a sviluppare meglio il Pentium-M (l'unica CPU davvero azzeccata prodotta da Intel in questi ultimi anni) e incoraggiare i produttori ad utilizzare tale CPU anche sui Desktop che oramai hanno raggiunto consumi energetici quasi insopportabili

Equipment: Nikon D700 | 20 g2.8 AF-D | 35 f2 AF-D | 50 f1.8 AF-D | 60 f2.8 Micro AF-S | 85 f1.8 AF-D | 70-300 f4-5.6 AF-S | SB400 | SB600 | Nikon D50 | 18-70 f3.5-4.5 AF-S |

Link al commento
Condividi su altri Social

Si e cosa se ne fanno delle scorte di prescott? Prima devono far sì che almeno gli investimenti fatti i nquesta cpu ritornino in casa, altrimenti sono guai.

I pentium M hanno una bella architettura (fatta dalla divisione israeliana), ma andrebbero resi a 64 bit, cosa non semplice, ma comunque è quella la direzione che prenderei.

ciao!!

Link al commento
Condividi su altri Social

Si e cosa se ne fanno delle scorte di prescott? Prima devono far sì che almeno gli investimenti fatti i nquesta cpu ritornino in casa, altrimenti sono guai.

"Fico, io ti rispondo che al buio tutti i gatti sembrano leopardi e che non bisogna mai comprare un gatto in un sacco. C'entrano qualcosa? Probabilmente no, esattamente come la tua metafora." [Loric]

Link al commento
Condividi su altri Social

Lo sò che ci sono da ammortizzare gli investimenti per il prescott e comunque non è che voglia poi molto a rendere i Pentium-M a 64 bit altra curiosità e che il Pentium-M deriva dal Pentium III

"Fico, io ti rispondo che al buio tutti i gatti sembrano leopardi e che non bisogna mai comprare un gatto in un sacco. C'entrano qualcosa? Probabilmente no, esattamente come la tua metafora." [Loric]

Link al commento
Condividi su altri Social

Bhè quello che io ho sentito dire è che è stata preso come riferimento l'impostazione del PIII, cioè con pipeline più corte e dando attenzione più al fattore di rendimento per clock che non alla frequenza pura (ormai inutile)

ciao!!

Equipment: Nikon D700 | 20 g2.8 AF-D | 35 f2 AF-D | 50 f1.8 AF-D | 60 f2.8 Micro AF-S | 85 f1.8 AF-D | 70-300 f4-5.6 AF-S | SB400 | SB600 | Nikon D50 | 18-70 f3.5-4.5 AF-S |

Link al commento
Condividi su altri Social

Perdona l'obiezione ma su questo continuo ad essere un po' scettico, nonostante l'abbia già sentito diverse volte.

il PIII aveva le sue magagne, a livello di ottimizzazione del ciclo di clock, e trovo difficile che sia tutto improvvisamente sparito.

Secondo me ne riprende alcune strutture, ma essenzialmente potrebbe avere un core di tipo risc con un interfaccia di riduzione dei set di istruzioni, un po' come fa amd.

Fatto sta che non esiste documentazione esaustiva su questo processore, e già questo dovrebe dare a pensare :)

ciao ciao!

Forse è un pò esagerato quello che ho detto comunque di sicuro hanno preso alcune cose dal PIII che secondo me è stata l'ultima CPU davvero riuscita di Intel a mio modesto parere è un pò come se Alfa che per i prossimi V6 invece di partire dall'esperienza V6 GM prossimi venturi ripartisse dai V6 Arese scusate questo parallelismo.

Link al commento
Condividi su altri Social

E giusto quelle teste malate di intel, che sono abituate con i sistemi server fatti da quelle teste malate della microsoft (coloro che sono convinti che più un server è stracolmo di servizi automatici meglio funziona) [...]

Ma è assolutamente l'opposto! Nei sistemi server Microsoft (e non parlo di WinXP con IIS...) è tutto disattivato per default!

E poi ricordiamoci che la definizione di server non è esclusivamente quella di Web server: "server" è un termine generico.

Questa tecnologia non è rivolta solo agli Home Users: i processori Pentium sono molto utilizzati i sistemi embedded!

Link al commento
Condividi su altri Social

Guest frallog

Molti dubbi e puntualizzazione delle imprecisioni.

Se l'interfaccia e' CISC allora il processore non avra' alcun vantaggio nell'essere realisticamente RISC, "sotto".

L'unico possibile vantaggio del RISC travestito da cisc e' nelle operazioni computazionali pure, cosa che non e' certo un compito importante per un PC. Tra l'altro se le istruzioni di interfaccia sono le stesse anche la superscalarita' ed il superparallelismo saranno identici.

Inoltre mi piacerebbe proprio sapere come hanno implementato un'istruzione atomica CISC del tipo Read&&Lock, con le strutture a semafori caratteristiche del RISC. Io so che, molto semplicemente, questa cosa non e' possibile.

Il vero vantaggio dell'AMD sull'Intel e' un'altro: le cache di livello L1 implementate sul chip (praticamente quasi come i registri) e le cache di livello L2 con una tecnologia deciusamente superiore a quella dell'Intel. Tutto qui. Quando il registro dell'Instrucion Pointer punta ad un'istruzione in cache L1 od L2 e' allora che l'esecuzione migliora di molto.

Regards,

Francesco 8)

Link al commento
Condividi su altri Social

Ospite
Questa discussione è chiusa.

×
×
  • Crea Nuovo...

 

Stiamo sperimentando dei banner pubblicitari a minima invasività: fai una prova e poi facci sapere come va!

Per accedere al forum, disabilita l'AdBlock per questo sito e poi clicca su accetta: ci sarai di grande aiuto! Grazie!

Se non sai come si fa, puoi pensarci più avanti, cliccando su "ci penso" per continuare temporaneamente a navigare. Periodicamente ricomparità questo avviso come promemoria.